// 3612fca4
// Ver: Structural Verilog Compiler v0.99g (w)1998 BSI

library testlib;


module bus(o, i, s);
output [1:0] o;
input [1:0] i;
input s;
assign #1 o=i&{2{s}};
endmodule