// 3612fca4
// Ver: Structural Verilog Compiler v0.99g (w)1998 BSI

library testlib;


module dff(q,ck,d);
output q;
input ck,d;
nand#1 (q,x2,qbar),
 (qbar,q,x3),
 (x1,x4,x2),
 (x2,x1,ck),
 (x3,x2,ck,x4),
 (x4,x3,d);
endmodule